視頻監(jiān)控系統(tǒng)中多畫面處理器的設計

    2 各部分電路的結構及工作原理

    2.1 輸入緩沖及A/D轉換

    該部分電路的主要功能是將輸入的模擬視頻信號轉換成數(shù)字視頻信號供FPGA器件處理，其方框圖如圖2所示。4路視頻信號經過受FPGA控制的模擬多路選擇器后，輸出2路視頻信號，經過緩沖放大后送到受FPGA控制的模擬開關；然后再輸出給A/D，2路視頻信號需要2片A/D芯片。A/D芯片選TLC5510，該芯片是一種分辨率為8位、20MSPS（20兆采樣點/秒）的CMOS模/數(shù)轉換器。在FPGA的控制下，TLC5510將輸入的模擬視頻信號轉換成數(shù)字視頻誤，然后送往幀存儲器。

    2.2 幀存儲器

    幀存儲器選AVERLOGIC公司的AL422，共需要2片。AL422是存儲量為384KB×8Bits的FIFO（First In First Out）DRAM，它支持VGA、CCIR、NTSC、PAL和HDTV分辨率，具有獨立的讀/寫操作及輸出使能控制；存儲時間為15ns的高速異步串行存取，可在5V或3.3V電源電壓下工作，標準的28腳SOP封裝。