“十年”經(jīng)驗造就精湛技術(shù)-金達(dá)萊電子

FPGA設(shè)計、開發(fā)、教學(xué)、實驗設(shè)備

    濟(jì)南金達(dá)萊電子技術(shù)有限公司(多屏幕微機研究所)的研究領(lǐng)域涉及VHDL語言、集成電路設(shè)計、MPW流片，SOC開發(fā)。對高速PCB設(shè)計，數(shù)、�；旌螾CB設(shè)計有專長，集成電路開發(fā)實驗系統(tǒng)用于某大學(xué)，收到了較好的效果，具體產(chǎn)品有《數(shù)字集成電路設(shè)計開發(fā)系統(tǒng)》。

IC設(shè)計系統(tǒng)

　　《數(shù)字集成電路設(shè)計開發(fā)系統(tǒng)》在功能上提供學(xué)生HDL編程實驗，并兼顧中小企業(yè)電子產(chǎn)品開發(fā)實驗。目的是，使學(xué)生快速入門可編程邏輯系統(tǒng)。掌握VHDL設(shè)計技術(shù)、在系統(tǒng)可編程技術(shù)，學(xué)習(xí)EDA工程設(shè)計方法。

　　該系統(tǒng)不僅針對CPLD/FPGA入門實驗和簡單設(shè)計應(yīng)用，而且對于程度較高的同學(xué)，該系統(tǒng)提供了極其豐富的功能單元和創(chuàng)造性的綜合實驗，同時該系統(tǒng)也是從事教學(xué)及科研的廣大教師和電子工程師的理想開發(fā)工具。

　　通過《數(shù)字集成電路設(shè)計開發(fā)系統(tǒng)》可完成多種組合/時序邏輯設(shè)計、接口邏輯子系統(tǒng)設(shè)計等基于FPGA/CPLD的多種電子設(shè)計實驗項目，其中包括常規(guī)電子系統(tǒng)、通訊系統(tǒng)和DSP系統(tǒng)的設(shè)計，以及移位寄存器、硬件乘法器、序列監(jiān)測器、脈寬調(diào)制器、數(shù)控分頻器、RS232通訊、PC機至單片機至FPGA的雙向通訊設(shè)計、計算機原理組成實驗、電子設(shè)計競賽、EDA開發(fā)等硬件系統(tǒng)設(shè)計項目。

　　《數(shù)字集成電路設(shè)計開發(fā)系統(tǒng)》適應(yīng)低電壓發(fā)展趨勢，采用ACEX1K系列EP1K30QC208-3低電壓芯片，內(nèi)核工作電壓位3.3V。有效的降低了功耗。主要由以下幾個部分組成：6位動態(tài)掃描顯示電路、5個按鍵開關(guān)、擴(kuò)展接口電路、內(nèi)置數(shù)字小鍵盤、內(nèi)置下載驅(qū)動電路、內(nèi)置全局時鐘、可編程芯片的I/O接口焊盤等 。